DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

01127428 **Image available** CMOS LÓGICAL CIRCUIT DEVICE

PUB. NO.:

58-064828 [JP 58064828 A]

PUBLISHED:

April 18, 1983 (19830418)

INVENTOR(s): SHIOASHI YOSHIHISA

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

56-163611 [JP 81163611]

FILED:

October 14, 1981 (19811014)

INTL CLASS:

[3] H03K-019/094; H03K-019/00

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS); R129 (ELECTRONIC MATERIALS -- Super High Density

Integrated Circuits, LSI & GS

JOURNAL:

Section: E, Section No. 185, Vol. 07, No. 154, Pg. 161, July

06, 1983 (19830706)

ABSTRACT

PURPOSE: To reduce the circuit threshold voltage of a CMOS inverter, by providing an MOSFET operated at the saturation region between a CMOS inverter and a power source applying a positive potential.

CONSTITUTION: A CMOS inverter 10 consists of a p-MOSFET 11 and an n-MOSFET 12 in which the drains are connected in series and the gates are connected in parallel, and the substrate of the FETs 11, 12 is set to a power supply potential VDD and a ground potential VSS respectively. The gate of both FETs is taken as an input terminal (a) and the connecting point of the series connection is taken as an output point (b). The source (c) of the FET11 is connected with the source of an n-MOSFET 13, the voltage VDD is applied to the gate and drain of the FET13 to operate the FET13 at the saturation region. If the threshold voltage of the FET13 is taken as V (sub thn), a voltage applied to the inverter 10 is set to VDD-V(sub thn), the threshold voltage V(sub ths) of the inverter 10 comes to (VDD-V(sub thn))/2 and then, the circuit threshold voltage can be decreased by increasing the occupied area of a chip slightly.

19 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭58—64828

①Int. Cl.³H 03 K 19/094 19/00 職別記号 101 庁内整理番号 7631--5 J 7631--5 J ❸公開 昭和58年(1983) 4月18日

発明の数 1 審査請求 未請求

 $\left(\cdot \right)$

(全 4 頁).

会CMOS論理回路装置

②特

夏 昭56—163611

塩足慶久

❷出

額 昭56(1981)10月14日

@発明者

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社トランジス タ工場内

切出 顧 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

19代 理 人 弁理士 鈴江武彦

外2名

明 額 春

1.発明の名称

CM08 論理図路表量

2.特許請求の範囲

ゲート相互接続点を入力端とし、ドレイン相互接続点を出力端とする p ティンネル MOB・PET および a ティンネル MOS・PET で構成された CMOS インペータと、上配 CMOS インペータと この CMOS インペータと、上配 CMOS インペータと いずれか一方との関に直列に挿入された飽和領域で動作する MOS・PET とを具備したことを特徴とする CMOS 論題回路接触。

3.発明の詳細な説明

との発明は、IC,LSI などで使用される CMOS 論理顕路装置に関する。

IC, L8I などにかける CM08 論理回路では、 第1 図に示すインペータ 1 0 が基本構成の回路 となっている。 1 1 は p チャンネル M08-FET (以下 p-M08-FET と記す)、 1 2 は a チャンネ ル MOS・PET (以下 n-MOS・PET と記す)で、各PET 11,12のサプストレートはそれぞれのドレインに接続され、それらのドレインにはプラス電源電位 Vnn、および接地電源電位 Vnn が供給されている。そして、MOS・PET 11,12のサート相互接続点 n が CMOS インパータ1 のの入力増となり、 CMOS・PET 11,12のドレインの相互接続点 n がインパータ1 のの出力増となっている。

このように構成された CMOS インパータ』 のにかいて、 9-MOS-PET 1 1 の関値電圧を Vthrとし、 a-MOS-PET 1 3 の関値電圧を Vthrとすると、 この CMOS インパータ 1 0 の回路関値電圧 Vthc は次の第(1)式で与えられる。

 $V_{thc} = (\alpha V_{D0} + V_{thH} - \alpha | V_{thp}|)/(1 + \alpha) \cdots (1)$ なか、 α は p-MOS・FET のコン ℓ ク ℓ シス ℓ p ℓ a-MOS・FET のコン ℓ ク ℓ シス ℓ p の比の平方根、 すなわち $\alpha = \sqrt{\ell_p / \ell_H}$ で与えられるものである。

通常とのような CMOB インパータ1 e の回路

特開昭58-64828(2)

要値能圧 V_{thc} は、ノイズマージンを「H」レベル、「レ」レベルで等しくするために「 $\{V_{thp}\}$ $\sim \{V_{thn}\}$ 」 かよび「 $\alpha=1$ 」として、

 $\{ \cdot \}$

A

「Vpp / 2 J 近辺になるように設計される。しかし、CMOB 論理回路と、TTL などの CMOB 以外の回路とのインターフェースにかいては、回路関値電圧 Vthcを「Vpp / 2 J から変更したい場合が生ずる。

このような場合、「 $|V_{thp}|=|V_{thn}|$ 」とすると第(1)式にかいてインペータのMO8・FET のコンメクタンス ρ_p ・ ρ_H を変更しなければならないが、 ρ_p ・ ρ_H はテップにかける MO8・FET の占有面積に比例する。例えば、「 $V_{thn}|=|V_{thp}|=1$ $V_{thr}|=1$ $V_{thr}|=|V_{thr}|=1$ $V_{thr}|=1$ $V_$

の n-MOS・FET I まは、そのゲートおよびドレインにプラス電源電圧 Von が印加されてかり、仮

和領域の動作状態に設定してある。

とのように構成された回路にかいて、第3の a-MOS・FET 13の職値電圧をVthmとすると、第3の a-MOS・FET 13かよび第1のp-MOS・FET 11の接接点。の電位 Ve、寸なわちCMOSインペータ10K供給される電圧は「Vpp - Vthm J K 設定される。従って、このCMOSインペータ10の関値電圧 Vthc は「(Vpp - Vthm)/2」となり、ここで例えば「Vpp = 5 V」、「Vthm = 1 V」とすると、回路関値電圧 Vthc は「(5-1)/2=2 V」になる。このようK して、チョブにかける占有面積がたかだかかよそ1.5 倍になるたけで、回路関値電圧 Vthc を下げるととができる。

第 8 図は、上記実施例の第 3 の n-MOS・FET 13 のサアストレートの電位を、 Yc (= Vpo - Vthm) から接地電位に変更した場合の実施例である。 とのようにすると第 3 の n-MOS・FET 1 3 がパッ クケート (backgate)効果をうけ、この第 3 の との発明は上記のような点に値みなされたもので、集積回路などのチップにおいて、小さい占有国積でCMOS インペータの関値電圧 Vthc を容易に変更しうる CMOS 論理回路を提供しようとするものである。

がある。

以下図面を参照しての発明の一実施例を説明する。第2図はその構成を示するので、第1図と同様にドレインを直列に接続し、ゲートびの発展された第1のp-MOS・PET 11かよび第2の a-MOS・PET 12によって CMOS インパータ10を構成し、これらの MOS・PET 11・12のサプストレートはプラス電源電位 Vpp およびなかずる。そして対の MOS・PET 11・12のゲート相がは、この1対の MOS・PET 11・12のゲート相が出たの1対の MOS・PET 11・12のゲートを認定がある。また、このインパータ10のプラス電源 Vpp 倒、すなわち第1のp-MOS・PET 11のソースを接続する。第3の a-MOS・PET 13のソースを接続する。第3

s-MOS·PET 1 3 の関値電圧 V thm が高くなる。 た か、そのときの s-MOS·PET の関値電圧は次式で 待られる。

Vth# = - K / / + Vag + Vag

上式中の V_{30} は MOS・PET に印加されるパックゲート 電圧で、K 、 ϕ_{0} 、 V_{30} は それぞれ次式で表現されるものである。

 $K = (t_{ex}/t_{ex}) \sqrt{2qt_{e}N}$

= 2 #p

 $V_{aa} = - \left(t_{ax} / s_{ax} \right) \cdot Q_{aa}$

ことで t_{OR} は酸化シリコン酸の輝さ、 e_{OR} は酸化シリコンの時電率、 e_{I} は単位電荷、 e_{I} はシリコンの時電率、 e_{I} がは基板のキャリア機度 $(\approx 1\ 0^{15})$ 、 ϕ_{I} はフェルミボテンシャル、 e_{I} はポルツマン定数、 e_{I} e_{I} は固定表面電荷機度をそれぞれ示す。このようにして、第 3 図の場合、 e_{I} 点の電位 e_{I} $e_$

第4回に示す実施例は、第2回の実施例にか

ける第 8 の m-MOS・PET 1 8 の代わりに、飽和領域で動作する n-MOS・PET 1 3 m , 1 3 b を 2 設置列に接続したもので置き換えたものである。 この場合、「Vthc = (Vpp - 2 Vthx)/2 Jとなり、前配実施例と同様に「Vpp = 5 VJ、「Vthx = 1 V Jとすれば「Vthc = 1.5 V Jを得ることができ、このときの回路面積はたかだかかよそ 2 倍になる程度である。

 \bigcap

第 5 図に示す実施例は、第 2 図にかける第 3 の n-MOS・FET 1 3 を p-MOS・FET 1 4 で置き換え たもので、同様に Ve の電位は p-MOS・FET の製 値 電圧分だけ下がり、回路調値を下げることがで きる。

とのように、プラス電源Vpbと、CMOS イン イータI 0 の p-MOS・FET のソースとの制化、他 和領域で動作する MOS・FET を 1 取あるいは複数 取、直列に挿入するととにより、チップ上で広 い面積を占るととなく回路関値電圧を希望する 値に下げることができる。

一方、逆に回路関値を上昇させる場合は前配

が上昇するととになる。

とのように、回路関値を上昇させる場合も、 回路関値を下げる場合と同様に、第7回に示す ように第3のp-MOS・FET 18のサプストレート の電位を変更したり、s-MOS・FET で構成したり、 あるいは回路関値数定用の MOS・FET を複数数接 続するなどの変形を行って、チップ上で広い面 様をとることなく希望する回路関値を選択する ことができる。

以上のようれ、この発明によれば CMO8 インペータのプラス電源側あるいは接地電源側に飽和機械で動作する MOS・PET を直列に 1 及または多数接続することにより、チップにおいて小さい面積で CMO8 インペータの回路関値を希望する値に数定された CMO8 胎理回路接便を提供することができる。

4. 図面の簡単な説明

第1図はCMO8インパータを説明する函路図、 第2図はとの発明の一実施例に係るCMO8論理 図路を説明する図路図、第3万至第7図はそれ 特開昭58- 64828(3)

回路関値を下げる場合と阿様の考え方で、CMOS インパータの接地側に飽和倒壊で動作する MOS・PSTを直列に挿入すれば良い。

第6図は、第1のp-MOS·FET 11かよび第2の n-MOS·FET 13で構成された上記例と同様のCMOS インペータ10に、第3のp-MOS·FET 16を介して接地電位を与えるようにして構成したものである。すなわち、CMOS インペータ10の第2の n-MOS·PET 13のソースは、第3のp-MOS·PET 15のアレインと接続され、この接続点を。点とすると、。点の電位が第3のp-MOS·PET 15のサアストレートに与えられている。そして、このMOS·PET 15のソースかよびゲートは、接地電振Vnaに接続されている。

ぞれとの集明の他の実施例を示す回路図である。 10 m CMO8 インパータ、11,14,18 mp チャンネル MOS・FET、12,13,13a, 13b mn チャンネル MOS・FET。

出職人代理人 弁理士 鈴 江 武 彦

